欢迎大家赞助一杯啤酒🍺 我们准备了下酒菜:Formal mathematics/Isabelle/ML, Formal verification/Coq/Agda, C++/Erlang/Lisp
Verilog
来自开放百科 - 灰狐
(版本间的差异)
(以“{{SeeWikipedia}} Verilog是一种用于描述、设计电子系统(特别是数字电路)的硬件描述语言,用于集成电路设计(特别是超大规...”为内容创建页面) |
小 (→链接) |
||
第5行: | 第5行: | ||
==链接== | ==链接== | ||
*[http://www.verilog.com/IEEEVerilog.html IEEE Verilog Standardization Group] | *[http://www.verilog.com/IEEEVerilog.html IEEE Verilog Standardization Group] | ||
− | *[http://www.verilog.com/ Verilog Resources | + | *[http://www.verilog.com/ Verilog Resources] |
[[category:programming language]] | [[category:programming language]] | ||
[[category:hardware]] | [[category:hardware]] |
2015年8月29日 (六) 02:24的版本
您可以在Wikipedia上了解到此条目的英文信息 Verilog Thanks, Wikipedia. |
Verilog是一种用于描述、设计电子系统(特别是数字电路)的硬件描述语言,用于集成电路设计(特别是超大规模集成电路的计算机辅助设计)的电子设计自动化领域,Verilog是电气电子工程师学会(IEEE)的1364号标准。
链接
分享您的观点