欢迎大家赞助一杯啤酒🍺 我们准备了下酒菜：Formal mathematics/Isabelle/ML, Formal verification/Coq/Agda, C++/Erlang/Lisp
Hardware description language
来自开放百科 - 灰狐
（版本间的差异）
小 (→语言) |
小 (→语言) |
||
| （未显示1个用户的5个中间版本） | |||
| 第9行： | 第9行： | ||
其中，基于 [[Ada]] 语言的 VHDL 和基于 [[c programming language|C]] 语言的 [[Verilog]] 最为流行。 | 其中，基于 [[Ada]] 语言的 VHDL 和基于 [[c programming language|C]] 语言的 [[Verilog]] 最为流行。 | ||
| + | |||
| + | 用于 [[FPGA]] 编程的主流 HDL： | ||
| + | *[https://alchitry.com/lucid Lucid] 这种语言是专门针对 FPGA 设计的，可弥补 Verilog 等一些更早语言的不足。 | ||
| + | *VHDL：超高速集成电路 (VHSIC) 硬件描述语言的首字母缩写，该语言最早出现在 20 世纪 80 年代，主要基于 Ada 和 Pascal。 | ||
| + | *[[Verilog]]：Verilog 是有史以来创建的第一款 HDL，今天主要用于测试分析与验证。该语言的内核基于 C 语言。 | ||
==功能== | ==功能== | ||
| 第23行： | 第28行： | ||
*[https://www.chisel-lang.org/ Chisel/FIRRTL] Hardware Compiler Framework | *[https://www.chisel-lang.org/ Chisel/FIRRTL] Hardware Compiler Framework | ||
*[https://github.com/clash-lang/clash-compiler Clash] A functional hardware description language, [[Haskell]] to VHDL/Verilog/SystemVerilog [[compiler]] | *[https://github.com/clash-lang/clash-compiler Clash] A functional hardware description language, [[Haskell]] to VHDL/Verilog/SystemVerilog [[compiler]] | ||
| + | *[https://bhdl.org/ Board HDL] | ||
==项目== | ==项目== | ||
| 第30行： | 第36行： | ||
<gallery> | <gallery> | ||
image:HDL-Language-Comparison.png|HDL语言比较 | image:HDL-Language-Comparison.png|HDL语言比较 | ||
| + | image:SystemC-The-Open-Modeling-Platform.png|SystemC | ||
image:EDA-and-IP-Design.jpg|EDA和IP设计 | image:EDA-and-IP-Design.jpg|EDA和IP设计 | ||
image:ghdl-internals.png|GHDL架构 | image:ghdl-internals.png|GHDL架构 | ||
| 第37行： | 第44行： | ||
==链接== | ==链接== | ||
*[https://www.elecfans.com/emb/fpga/2009062070674.html 硬件描述语言HDL的现状与发展] | *[https://www.elecfans.com/emb/fpga/2009062070674.html 硬件描述语言HDL的现状与发展] | ||
| + | *[https://www.synopsys.com/verification.html Scalable SoC Verification] [https://www.synopsys.com/zh-cn/verification.html 可扩展的 SoC 验证，提前启动软件系统验证] | ||
[[category:HDL]] | [[category:HDL]] | ||
2022年5月27日 (五) 09:23的版本
|
您可以在Wikipedia上了解到此条目的英文信息 Hardware description language Thanks, Wikipedia. |
硬件描述语言（hardware description language, HDL）
目录 |
简介
硬件描述语言（HDL）的行为级建模是现代专用集成电路（ASIC）和现场可编程门阵列（FPGA）设计的关键。
VHDL 是一种对数字硬件系统进行设计和建模的语言。
其中，基于 Ada 语言的 VHDL 和基于 C 语言的 Verilog 最为流行。
用于 FPGA 编程的主流 HDL：
- Lucid 这种语言是专门针对 FPGA 设计的，可弥补 Verilog 等一些更早语言的不足。
- VHDL：超高速集成电路 (VHSIC) 硬件描述语言的首字母缩写，该语言最早出现在 20 世纪 80 年代，主要基于 Ada 和 Pascal。
- Verilog：Verilog 是有史以来创建的第一款 HDL，今天主要用于测试分析与验证。该语言的内核基于 C 语言。
功能
指南
语言
- HDL for Formal verification
- VHDL VHSIC Hardware Description Language (VHDL) 超高速集成电路硬件描述语言
- Verilog
- SystemVerilog
- SystemC
- GHDL
- Chisel/FIRRTL Hardware Compiler Framework
- Clash A functional hardware description language, Haskell to VHDL/Verilog/SystemVerilog compiler
- Board HDL
项目
图集
HDL语言比较
SystemC
EDA和IP设计
GHDL架构
VLSI设计形式化验证
链接
分享您的观点
